从两个方面分析2018年中国半导体行业发展(4)

2019-09-07 22:04郴州新闻网,郴州论坛,郴州民生、

  SN74CBT3383C是一款高速TTL兼容FET总线交换开关,具有低导通电阻(r on ) ,允许最小的传播延迟。 SN74CBT3383C的A和B端口上的有源下冲保护电路通过检测下冲事件并确保开关保持在正常的OFF状态,为低至2 V的下冲提供保护。 SN74CBT3383C组织为10位总线位总线交换开关,具有单个输出使能(BE)\输入,提供四个信号端口之间的数据交换。选择(BX)输入控制总线交换开关的数据路径。当BE \为低电平时,A端口连接到B端口,允许端口之间的双向数据流。当BE \为高电平时,A和B端口之间存在高阻态。 使用I off 为部分断电应用完全指定该器件。 I off 功能可确保损坏的电流在断电时不会回流通过器件。器件在断电期间具有隔离功能。 为了确保上电或断电期间的高阻态,BE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。 特性 对A和B端口上的隔离进行下冲保护,最高可达?? 2 双向数据流,带近零传播延迟 低导通电阻(r on )特性(r on = 3 典型的) 低输入/输出电容可最大限度地减少加载和信号失真(C io(OFF) = 8 pF典型值) 数据和控制输入提供下冲钳位二...

  SN74CB3Q16245是一款高带宽FET总线开关,利用电荷泵提升传输晶体管的栅极电压,提供低而平坦的导通状态阻力(r on )。低而平坦的导通电阻允许最小的传播延迟,并支持数据输入/输出(I /O)端口上的轨到轨切换。该器件还具有低数据I /O电容,可最大限度地减少数据总线上的电容负载和信号失线专为支持高带宽应用而设计,提供优化的接口解决方案,非常适合宽带通信,网络和数据密集型计算系统。 SN74CB3Q16245由两个8位总线交换机组成单独的输出使能(10E \,2OE \)输入。它可以用作两个8位总线位总线开关。当OE \为低电平时,相关的8位总线开关接通,A端口连接到B端口,允许端口之间的双向数据流。当OE \为高电平时,相关的8位总线开关关闭,A和B端口之间存在高阻态。 该器件完全适用于部分关断应用我关。 I off 电路可防止在断电时损坏通过器件的电流。器件在断电期间具有隔离功能。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。 特性 德州仪器广播公司的成员?系列 高带宽数据路径(最高500 MHz ) 器件上电或掉电...

  SN74LVC138A 3 线A器件专为需要极短传播延迟时间的高性能存储器解码或数据路由应用而设计。在高性能存储器系统中,这些解码器最小化了系统解码的影响。当使用快速使能电路与高速存储器一起使用时,这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引入的有效系统延迟可以忽略不计。 特性 从1.65 V运行至3.6 V 输入接受电压至5.5 V 最大值 pd 在3.3 V 5.8 ns时的典型V OLP (输出接地反弹)< 0.8 V,V CC = 3.3 V,T A = 25°C 典型V OHV (输出V

  LV138A器件是3线线解码器/解复用器,设计用于2 V至5.5 VV CC 这些器件专为需要极短传播延迟时间的高性能存储器解码或数据路由应用而设计。在高性能存储器系统中,这些解码器可用于最小化系统解码的影响。当采用利用快速使能电路的高速存储器时,这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引入的有效系统延迟可以忽略不计。 二进制选择输入(A,B,C)和三个使能输入的条件(G1, G2A , G2B )选择八个输出行中的一个。两个低电平有效( G2A , G2B )和一个高电平有效(G1)使能输入在扩展时减少了对外部门或逆变器的需求。无需外部逆变器即可实现24线线解码器仅需一个逆变器。使能输入可用作多路分解应用的数据输入。 使用I off 为部分断电应用完全指定这些器件。 I off 电路禁用输出,防止电流断电时损坏电流回流。 特性 2-V至5.5-VV CC 操作 Max t pd 9.5 ns,5 V 典型V OLP (输出接地反弹)< 0.8 V,V CC = 3.3 V, T A = 25°C 典型的V OHV (输出V OH 下冲)>

版权所有@郴州新闻网,郴州论坛,郴州民生、教育门户网站